本文摘要：上次说道到FinFET噪声，这次来闲谈一聊环境噪声。

上次说道到FinFET噪声，这次来闲谈一聊环境噪声。与环境涉及的噪声源于附近数字电路的电源或电源电压的波动（由于耗电量大的器件动作可引发电源波动）。

　　新技术发展使得晶体管构建密度大大提升，通信速率亦大大提升，环境噪声也适当减小了。Synopsys的BrainChen说，设计工程师必须更加强劲的建模能力来有效地预测环境涉及的噪声，例如杂散振幅噪声分析与电源完整性感官统计资料眼图分析（powerintegrity-awarestatisticaleyeanalysis）。使用FD-SOI或者FinFET-on-SOI技术不会强化对环境噪声的抵挡能力，因为SOI衬底中的隐埋水解层的电阻比硅衬底要低。

数字电源噪声　　供电电压减少与工作频率的提升都有可能导致电流密度的减少，从而分解不存在于电源网络的噪声。人们一般来说称作电压上升（IRdrop）。

Cadence的JerryZhao说，极大的开关电流不会影响到任何与之耦合的电路，这就是仿真电路的特性。开发者一般来说通过减少距离、使用LDO稳压器或者索性分开供电来隔绝这些噪声。所以除自身所产生的仿真噪声，仿真电路还受到数字电源噪声的影响。

IRDrop　　ANSYS的ArvindShanmugavel赞成Zhao的观点。对仿真与数字混合设计的产品，开发人员要特别注意从数字部分耦合到脆弱的仿真电路的噪声。

仿真电路与数字电路的共地与分享电源沦为噪声通路，噪声通过地或电源游荡，耦合到与之相连的各部分电路，相当严重的会导致功能过热。对于射频和高速数字内核构建在一起的系统，衬底噪声流经（substratenoiseinjection）建模尤其最重要。

本文来源：开云手机在线登陆入口-www.dusalai.com